在時鐘頻率越來越高的情況下，數字電路和接口的行為與模擬電路非常相似。 因此，為了確保新的和重新設計的解決方案中的接口質量，必須引入新的測量方法和測量設備。

當今車輛中的信息娛樂系統所需的功能只能通過新型高速顯卡和超快內存來實現。 我們所有的數字社交信息都是由大型服務器記錄和處理的，這些服務器需要快速從高功率存儲中檢索數據并將其傳輸到各種較低級別的系統進行處理。

連續拍攝大量圖像并以高分辨率格式保存，并在各種情況下發送到AI服務器； 先進的算法可以快速處理數據并輸出高質量的結果。

典型的人工智能服務器就像任何其他先進的計算機系統一樣：它由主板和其他先進組件組成，例如顯卡、硬盤驅動器和大量連接的交換機。 所有這些設備的連接標準均基于 PCI Express (PCIe)。 自 2003 年推出第一代以來，PCI-SIG 標準一直致力于實現每一代 PCIe 數據速率加倍的目標。

數字電路挑戰

然而，處理更高的數據傳輸速率意味著電子系統的開發也需要一步步繼續，這也需要大量的技巧和耐心。 由主板和附加卡組成的復雜且互連的系統需要仔細分解為更小的電路，每個子電路都作為下一階段改進的目標，即使在整個電路設計完成之后也是如此。

隨著帶寬需求的增加，PCIe Gen4 已在各個市場取代了上一代技術。 為此，開發人員不斷更新當前的電路設計，并交換有關布線和布線的建議和指南，以最大程度地減少串擾或解決因過孔放置不當引起的 EMI 問題。

這些開發人員通常是先驅者，他們仍然面臨著確定潛在信號衰減可能發生在何處、為何發生以及存在多少冗余的問題。 簡單地將插頭更換為更實惠的插頭，由于機械或供應鏈問題、固件或硬件升級或制造過程中的任何變化而在最后一刻調整引腳分配可能是一場噩夢，因為解決這些問題需要額外的努力 以及重新設計電路板的時間。

TMT4 PCIe性能綜合測試儀

TMT4  PCIe性能綜合測試儀

對主板應用 BIOS 更新可以實現與 NVMx SSD 驅動器的全速通信，但也可能會導致電氣物理變化。 在固件升級期間，連接到主板并與CPU通信的開關和定時器的配置可能會改變，并且在改變之后執行“通道容限測試”可能會給出不同的測試結果。 抖動限制的改進可以隨時發生，在確定對 PHY 物理層的實際影響之前，綜合仿真工具中的準確建模是虛擬驗證的關鍵。 然而，模擬并不總是代表真實情況，因此仍然必須執行物理級測試。

低功耗 Gen3 和 Gen4 配置經常被重新配置，以實現潛在的節能配置。 即使在微調電源電路時，您也應該確保重新供電步驟足夠快，以滿足連接建立時間要求，因為僅增加幾毫秒就可能導致需要重新驗證的新條件。

然而，在這些場景下，重新對線路設計進行驗證可能并不經濟高效：事實上，對在物聯網/消費者應用中銷售且依舊使用 PCIe Gen3 連接的非關鍵性低成本產品進行微小的設計變更后重新花費時間進行實驗室驗證可能并不合理。

　　半導體企業需要遵循復雜的決策路徑，以便針對某設計變更根據經驗作出是否進行新的驗證的判斷。判斷的標準源于風險和成本分析。

　　在此情況下使用到的測試儀器通常為誤碼率測試儀 （BERT） 和示波器。這些儀器也在不斷發展，以滿足每一代 PCIe 標準的要求，但根據用戶的經驗，這些儀器的操作普遍比較有挑戰性。

　　驗證成本不僅僅與硬件的購置成本有關，而且與執行此工作而配備的專家資源的時間成本有關。一名軟件操作助手可以通過測試來保證進行每項檢測時被測設備都進行了正確的電氣連接，但是使用 BERT 和帶探頭的示波器的整體過程還是需要一名專家全程進行監控。

以鏈路初始化的驗證為例

　　以鏈路初始化為例，它是一個物理層的控制過程，其對于設備物理層的初始化和將一些設置應用至鏈路是不可或缺的。在正常操作中，這個過程是自動的，但如果您對深度的設計驗證感興趣，則需要對特定數據進行編碼的軟件來允許用戶診斷和監控在狀態轉換期間信號發生的潛在問題。BERT 通常用于精確控制的鏈路訓練和均衡，涵蓋三個關鍵測試領域：合規性、容限測試和故障檢測。此外還需要實時示波器，需要高度開發的應用軟件在接收端自動完成復雜的測試過程，并與 BERT 實時通訊，交換配置參數數據。

　　容限測試還需要在 PCIe 插槽的每個通道上依次重復一系列固定的步驟，包括設置觸發電壓時間。這種涉及多種不同高度開發設備的冗長且復雜的工序可能引入人為失誤，進而影響到整個檢測程序的效率。

　　Tektronix 并非尋求 BERT/示波器系統的替代品或是已經廣泛使用的 On Chip Lane Margining Tool，而是采取了不同的解決方案。

TMT4 PCIE性能綜合測試儀為用戶實時顯示眼圖。

TMT4 PCIE 綜合性能測試儀開創了業界評估 PCIe Gen 3 和 PCIe Gen 4 鏈路運行狀況的獨特能力。

TMT4 PCIE 性能測試儀可連接到最流行的 PCI 外形尺寸，例如 CEM、M.2、U.2 和 U.3，并且能夠連接到當今可用的大多數 PCIe 設備。 除了顯示眼圖之外，TMT4綜合測試儀還提供有關其接收器所使用的補償的信息，以最大化眼圖的高度和寬度。

該系統為發射機測試提供了兩個重要的數據： 每個通道/預設組合的眼圖，可以在容差測試儀接收器上進行測量。 容差測試儀的接收器訓練值，用于完全打開眼圖。

在接收端，可以對測試件的接收器路徑進行功能評估。 具體來說，它旨在確定從容差測試儀發出的信號在返回超出預期操作范圍的錯誤之前會衰減多少。

在這種使用場景中，新的TMT4 PCIE性能綜合測試儀作為一個額外的設備，專注于傳輸和接收通道容差，允許用戶在短短幾分鐘內評估PCIe Gen 3和PCIe Gen 4設備的運行情況。 情況成為可能。